特性
四-(390),8  -(388)或(16)-  386线接收器达到或超过ANSI蒂雅/  eia  -  644标准的要求
集成110行终止对LVDT产品电阻
用于信号率(1)200  Mbps
SN65版本的Bus-Terminal  ESD超过15千伏
操作从一个3.3  v供应
典型的传播延迟时间2.6  ns
输出斜100  ps(Typ)Part-To-Part斜小于1  ns
LVTTL水平5  v宽容
开路失效保护
材料引出线
打包在薄Small-Outline萎缩
包和20-mil终端

这个四口之家、8、16、差分线路接收器(和可选的集成终止)的电特性实现低压差分信号(LVDS)。这种信号技术降低了输出电压5  v微分水平标准水平(例如EIA  /蒂娅-  422  b),减少权力,提高开关速度,并允许操作3-V供应铁路。任何8或16差动接收器提供了一个有效的逻辑输出状态与±100  -  mv差分输入电压输入共模电压范围内。输入共模电压范围允许1  V的地面电位两个LVDS节点之间的差异。此外,高速LVDS信号的转换几乎总是需要使用一条线的阻抗匹配电阻在接收端电缆或传输媒体。LVDT产品消除这种外部电阻通过集成接收机。
这个设备和信号技术的目的应用点对点基带数据传输阻抗控制媒体约100。传输媒体可能在董事会痕迹,底板,或电缆。大量的接收器集成到相同的衬底的低脉冲斜平衡信号,允许非常精确的计时时钟的一致性和数据同步并行数据传输。在使用它的同伴时,8  -  16通道或司机,SN65LVDS389或SN65LVDS387,超过每秒3亿数据传输single-edge用小功率系统是可能的。