CY7C024芯片解密技术特性资料：
本资料由www.sm89jiemi.net整理提供。
CY7C024芯片特点
·  True  Dual-Ported  memory  cells  which  allow
simultaneous  reads  of  the  same  memory  LOCAIION
·  4K  x  16  organization  (CY7C024)
·  4K  x  18  organization  (CY7C0241)
·  8K  x  16  organization  (CY7C025)
·  8K  x  18  organization  (CY7C0251)
·  0.65-micron  CMOS  for  optimum  speed/power
·  High-speed  access:  15  ns
·  Low  operating  power:  I    =  150  mA  (typ.)
·Fully  asynchronous  operation
·  Automatic  power-down
·  Expandable  data  bus  to  32/36  bits  or  more  using
Master/Slave  chip  select  when  using  more  than  one
device
·  On-chip  arbitration  logic
·  Semaphores  included  to  permit  software  handshaking
between  ports
·  INT  flag  for  port-to-port  communication
·  Separate  upper-byte  and  lower-byte  control
·  Pin  select  for  Master  or  Slave
·  Available  in  84-pin  PLCC  and  100-pin  TQFP